From yasut ＠ gifu-u.ac.jp Thu Aug 2 14:33:20 2018 From: yasut ＠ gifu-u.ac.jp (Yasuhiro TAKAHASHI) Date: Thu, 2 Aug 2018 14:33:20 +0900 Subject: [ect-announce-ja] =?utf-8?q?VLSI_Test_Symposium_2019_=E8=AB=96?= =?utf-8?b?5paH5Yuf6ZuG44Gu44GU5qGI5YaF?= Message-ID: <20180802143320.be49540d46617906a5962f7f@gifu-u.ac.jp> (本内容を重複してお受け取りの場合はご容赦下さい．) 技術者，研究者の皆様群馬大学の小林春夫先生より，IEEE VLSI Test Symposium 2019の論文募集案内がございました。皆様，奮ってご投稿下さい。 ***** Subject: VLSI Test Symposium 2019 論文募集のご案内電子回路研究者各位お世話になっています。群馬大学　小林と申します。 VTS2019 Publicity Chair　のProf. Alessandro Savino (トリノ工科大学）からの依頼によりお知らせさせていただきます。 LSIテスト関係のシンポジウム　VLSI Test Symposium （VTS) 2019 が米国カルフォルニア州モントレ市にて2019年4月23日―25日に開催されます。発表申込締切は2018年10月3日（金）論文投稿締切は2018年10月12日（金）詳細は下記案内のWebページをご参照下さい。皆様の積極的なご投稿/ご参加のご検討をお願い申し上げます。 37th IEEE VLSI Test Symopsium (VTS'19) April 23-25, 2019 Monterey, CA (USA) http://www.tttc-vts.org/ Scope: The IEEE VLSI Test Symposium (VTS) explores emerging trends and novel concepts in testing, reliability and security of microelectronic circuits and systems. The VTS Program Committee invites original, unpublished paper submissions for VTS 2019. Proposals for the innovative practices and special sessions tracks are also invited. Major topics include, but are not limited to: * Analog/Mixed-Signal/RF Test * ATPG & Compression * Silicon Debug * Automotive Test & Safety * Built-In Self-Test (BIST) * Defect & Current Based Test * Defect/Fault Tolerance * Delay & Performance Test * Design for Testability (DFT) * Design Verification/Validation * Dependability and Testing in Approximate Computing * Dependability and Testing in Neuromorphic Computing * Dependability and Testing in Quantum Computing * Embedded System & Board Test * Embedded Test Methods * Emerging Technologies Test * FPGA Test * Fault Modeling and Simulation * Hardware Security * Low-Power IC Test * Microsystems/MEMS/Sensors Test * Memory Test and Repair * On-Line Test & Error Correction * Power/Thermal Issues in Test * System-on-Chip (SOC) Test * Test Standards * Test Economics * Test of Biomedical Devices * Test of High-Speed I/O * Test Quality and Reliability * Test Resource Partitioning * Transients and Soft Errors * 2.5D, 3D and SiP Test Submissions: The VTS Program Committee invites original, unpublished Paper Submissions for VTS 2019. Paper submissions should be complete manuscripts, up to "six" pages (inclusive of figures, tables, and bibliography) in a standard IEEE two-column format; papers exceeding the page limit will be returned without review. Authors should clearly explain the significance of the work, highlight novel features, and describe its current status. On the title page, please include: author name(s) and affiliation(s), and the mailing address, phone number, and e-mail address of the contact author. A 50-word abstract and five keywords identifying the topic area are also required. Proposals for the Innovative Practices and Special Sessions tracks are also invited. The innovative practices track highlights cutting-edge challenges faced by test practitioners, and innovative solutions employed to address them. Special sessions can include invited presentations on hot topics, panels, embedded tutorials. Innovative practices and special session track proposals should include a title, name and contact information of the session organizer(s), a 150-to-200 word abstract, and a list of prospective participants. The deadline to submit title, abstract and authors for all types of submissions is October 5, 2018. The final version of the PDF of the paper must be uploaded by October 12, 2018. Detailed instructions for submissions are to be found at the symposium website http://www.tttc-vts.org. Authors will be notified of the disposition of their papers by December 9, 2018. A submission will be considered as commitment that, upon acceptance, the author(s) will submit a final camera-ready version of the paper by February 10, 2019. Registration of at least one author by the camera-ready deadline and presentation of the paper at the symposium are also required for inclusion of the paper in the published proceedings. In the case of innovative practices and special sessions, the organizers commit to submitting a session title, abstract and list of participants for inclusion in the symposium proceedings. VTS 2019 will present a Best Paper Award, a Best Special Session Award, and a Best Innovative Practices Session Award based on the evaluations of reviewers, attendees, and an invited panel of judges. We also plan to organize various Student Activities including the TTTC Best Doctoral Thesis Contest and PhD Poster Forum, details for which will be made available through the VTS website. The Best Paper of VTS 2019 and the Best Innovative Practices presentation will be invited to resubmit to the IEEE Design & Test of Computers where they will undergo a regular, but expedited, review process. Key Dates: Oct 05, 2018 - Submission deadline Dec 09, 2018 - Notifications Feb 10, 2019 - Camera ready upload Committee: Steering Committee: M. Abadir ? Abadir & Associates J. Figueras ? UPC A. Ivanov ? U. of British Columbia M. Nicolaidis ? TIMA Laboratory P. Prinetto ? Politecnico di Torino A. Singh ? Auburn University P. Varma ? Real Intent Y. Zorian ? Synopsys Organizing Committee: General Chair: Chen-Huang Chiang ? Intel Inc. Vice-General Co-Chairs: L. Anghel ? TIMA Laboratory Past Chair: Y. Makris ? UT Dallas Montreal Program Co-Chairs: S. Di Carlo ? P. di Torino P. Song ? IBM Research Vice-Program Co-Chairs: M. Tahoori ? Karlsruhe Inst. of Tech. S. Ozev ? Arizona State University Innovative Practices Co-Chairs: P. Sarson ? Dialog Semiconductor J. Carulli ? Globalfoundries Special Sessions Co-Chairs: J. Dworak ? Southern Methodist U. M. Michael ? University of Cyprus Publications: I. Vatajelu (Chair) ? TIMA Laboratory G. Di Natale (Member) ? LIRMM Publicity Co-Chairs: A. Savino ? Politecnico di Torino From yasut ＠ gifu-u.ac.jp Fri Aug 3 16:38:40 2018 From: yasut ＠ gifu-u.ac.jp (Yasuhiro TAKAHASHI) Date: Fri, 3 Aug 2018 16:38:40 +0900 Subject: [ect-announce-ja] =?iso-2022-jp?b?GyRCIVo/PTl+RHlAWjFkRDkbKEI4?= =?iso-2022-jp?b?LzEwGyRCJF4kRyFbIVpIL0k9Smc9ODBGRmIhWxsoQi0tGyRCRUUbKEI=?= =?iso-2022-jp?b?GyRCO1Iyc08pOCY1ZjJxIUobKEJIMzAbJEJHLxsoQjEwGyRCN24bKEI=?= =?iso-2022-jp?b?GyRCISYkRCQvJFAhSxsoQg==?= Message-ID: <20180803163840.795c67e68d60636803246c39@gifu-u.ac.jp> 研究者，技術者各位 10月11日，12日につくばで開催する「電子回路研究会」の発表申込を 8/10までに延長しました。この機会に奮ってお申込み下さいますよう，お願いいたします。 ---------------------------------------------------------------------------- 場　　　　所　筑波大学第三エリア総合研究棟B(1階) 0112教室日　　　　時　2018年10月11日(木)，12日(金) テ　ー　マ　電子回路一般講演申込締切　2018年 8 月 10日(金) 【延長しました！】論文原稿締切　2018年 9 月 17日(月) (厳守) http://www.ieej-ect.org/ect/ectp/ ---------------------------------------------------------------------------- ---------------------------------------------------------------------------- (ご興味のある方は，本メール末尾の【講演申込方法】をご一読下さい) 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　2018年8月3日研究者，技術者各位　　　　　　　　　　　　　　　電気学会電子回路研究専門委員会委員長　　　　　　　　　　　　　　　　　　　　　　　　濱崎利彦(広島工業大学) 電気学会・電子回路研究会(2018年10月11日，12日)開催のお知らせ拝啓　時下，益々ご清栄のこととお慶び申し上げます。電子回路研究会は電子回路の研究成果や最新の技術情報の交換などを通じ，電子回路技術者の交流を図る場であり，数式だけでなく，トランジスタなどの回路図が出てくる，電気学会の会員でなくても誰でも参加できる，他に例をみない独自の研究会として，非常に大きな成果を挙げて参りました。これもひとえに皆様方のおかげと感謝しております。この度，電子回路研究会を下記の通り計画いたしましたので，ご案内申し上げます。皆様の貴重なご研究の発表の場として，ご活用頂ければ幸いに存じます。発表の資格は問いません。電子回路に関することなら，どのような内容でも結構です。今回も，通常のセッションA (発表時間20分) のほかに，より気軽に発表できるセッションB (発表時間15分) も予定しています。ご講演申し込みの際に「主催者への連絡」欄へA，Bのご指定をして頂ければ幸いです。電気学会会員以外の研究発表，聴講も歓迎いたします。なお，参加費は無料で(ただし，資料集は有料)，参加の事前申込も不要です。是非，電子回路研究会にご参加頂き，電子回路研究専門委員会の活動にお力添え下さいますよう，お願いいたします。なお，以降も次のように開催を予定しております。 http://www.ieej-ect.org/ect/ectp/ ご発表をご計画頂ければ，幸甚です。　敬具　　　　　　　　　記場　　　　所　筑波大学第三エリア総合研究棟B(1階) 0112教室日　　　　時　2018年10月11日(木)，12日(金) (予定) テ　ー　マ　電子回路一般講演申込締切　2018年 8 月 10日(金) 【延長しました！】論文原稿締切　2018年 9 月 17日(月) (厳守) --------------------- ●以下の 3 & 4に注意● --------------------- 【講演申込方法】 1. 講演種別「A」か「B」を決めてください．（ステップ3.で必要です） A＝発表時間20分＋質疑応答5分 B＝発表時間15分＋質疑応答5分 2. https://www.ieej-ect.org/ect/ectp/ にアクセスし，【論文募集】→【2018年10月(茨城)】→【発表申込】→【申込ページへ】を　押し，発表申込フォームに必要事項をご入力ください。ここで申込みは確定せずに，そのままステップ3.へお進ください。 3. ご希望の講演種別「A」か「B」を<必ず> 申込みページ最下欄「主催者への連絡」にご記入ください。その他の必要事項もご入力ください。 4. 登録されたメールアドレス宛に，受け付け完了のメールが届いていることを確認してください。 --------------------- ●以上の 3 & 4に注意● --------------------- From yasut ＠ gifu-u.ac.jp Mon Aug 6 12:42:23 2018 From: yasut ＠ gifu-u.ac.jp (Yasuhiro TAKAHASHI) Date: Mon, 6 Aug 2018 12:42:23 +0900 Subject: [ect-announce-ja] =?iso-2022-jp?b?GyRCIVo/PTl+RHlAWjFkRDkbKEI4?= =?iso-2022-jp?b?LzEwGyRCJF4kRyFbIVpIL0k9Smc9ODBGRmIhWxsoQi0tGyRCRUUbKEI=?= =?iso-2022-jp?b?GyRCO1Iyc08pOCY1ZhsoQiAbJEIycSFKGyhCSDMwGyRCRy8bKEIxMA==?= =?iso-2022-jp?b?GyRCN24hJiREJC8kUCFLGyhC?= Message-ID: <20180806124223.4794cdeb2aa3b8ad0d5047ec@gifu-u.ac.jp> 技術者，研究者各位，改めまして，締切のご案内をいたします。本日が申込締切でした10月研究会は 8月10日まで申込延長となっておりますので，皆様，ご検討下さいますよう，お願い申し上げます。 ---------------------------------------------------------------------------- 場　　　　所　筑波大学第三エリア総合研究棟B(1階) 0112教室日　　　　時　2018年10月11日(木)，12日(金) テ　ー　マ　電子回路一般講演申込締切　2018年 8 月 10日(金) 【延長しました！】論文原稿締切　2018年 9 月 17日(月) (厳守) http://www.ieej-ect.org/ect/ectp/ ---------------------------------------------------------------------------- ---------------------------------------------------------------------------- (ご興味のある方は，本メール末尾の【講演申込方法】をご一読下さい) 　　　　　　　　　　　　　　　　　　　　　　　　　　　　　2018年8月6日研究者，技術者各位　　　　　　　　　　　　　　　電気学会電子回路研究専門委員会委員長　　　　　　　　　　　　　　　　　　　　　　　　濱崎利彦(広島工業大学) 電気学会・電子回路研究会(2018年10月11日，12日)開催のお知らせ拝啓　時下，益々ご清栄のこととお慶び申し上げます。電子回路研究会は電子回路の研究成果や最新の技術情報の交換などを通じ，電子回路技術者の交流を図る場であり，数式だけでなく，トランジスタなどの回路図が出てくる，電気学会の会員でなくても誰でも参加できる，他に例をみない独自の研究会として，非常に大きな成果を挙げて参りました。これもひとえに皆様方のおかげと感謝しております。この度，電子回路研究会を下記の通り計画いたしましたので，ご案内申し上げます。皆様の貴重なご研究の発表の場として，ご活用頂ければ幸いに存じます。発表の資格は問いません。電子回路に関することなら，どのような内容でも結構です。今回も，通常のセッションA (発表時間20分) のほかに，より気軽に発表できるセッションB (発表時間15分) も予定しています。ご講演申し込みの際に「主催者への連絡」欄へA，Bのご指定をして頂ければ幸いです。電気学会会員以外の研究発表，聴講も歓迎いたします。なお，参加費は無料で(ただし，資料集は有料)，参加の事前申込も不要です。是非，電子回路研究会にご参加頂き，電子回路研究専門委員会の活動にお力添え下さいますよう，お願いいたします。なお，以降も次のように開催を予定しております。 http://www.ieej-ect.org/ect/ectp/ ご発表をご計画頂ければ，幸甚です。　敬具　　　　　　　　　記場　　　　所　筑波大学第三エリア総合研究棟B(1階) 0112教室日　　　　時　2018年10月11日(木)，12日(金) (予定) テ　ー　マ　電子回路一般講演申込締切　2018年 8 月 10日(金) 【延長しました！】論文原稿締切　2018年 9 月 17日(月) (厳守) --------------------- ●以下の 3 & 4に注意● --------------------- 【講演申込方法】 1. 講演種別「A」か「B」を決めてください．（ステップ3.で必要です） A＝発表時間20分＋質疑応答5分 B＝発表時間15分＋質疑応答5分 2. https://www.ieej-ect.org/ect/ectp/ にアクセスし，【論文募集】→【2018年10月(茨城)】→【発表申込】→【申込ページへ】を　押し，発表申込フォームに必要事項をご入力ください。ここで申込みは確定せずに，そのままステップ3.へお進ください。 3. ご希望の講演種別「A」か「B」を<必ず> 申込みページ最下欄「主催者への連絡」にご記入ください。その他の必要事項もご入力ください。 4. 登録されたメールアドレス宛に，受け付け完了のメールが届いていることを確認してください。 --------------------- ●以上の 3 & 4に注意● --------------------- From tharada ＠ yz.yamagata-u.ac.jp Mon Aug 27 11:27:58 2018 From: tharada ＠ yz.yamagata-u.ac.jp (Tomochika Harada) Date: Mon, 27 Aug 2018 11:27:58 +0900 Subject: [ect-announce-ja] =?utf-8?b?44CQ5Y+C5Yqg5Yuf6ZuG5qGI5YaF44CRIA==?= =?utf-8?b?5ryU566X5aKX5bmF5Zmo6Kit6KiI44Kz44Oz44OG44K544OI?= Message-ID: <1199be89-40ba-e4b8-d8d5-1b9c8f5a03b5@yz.yamagata-u.ac.jp> 　技術者，研究者各位，演算増幅器設計コンテストの案内がございましたので，お知らせいたします。ご興味ある方はふるってご応募ください。 --- 大学・高専等の教員の皆様現在，応用科学学会では演算増幅器設計コンテストを開催しています。演算増幅器設計コンテストは，電子回路の汎用能動素子である演算増幅器の設計、試作、評価を通して、アナログ集積回路技術全般を習得した、実社会に通じるアナログ回路技術者を高等教育機関から輩出することを目的としています。コンテストは「実際に試作および測定を行う試作の部」と「シミュレーションにより設計技術を競うシミュレーションの部」に分かれます。現在，９月末日までシミュレーションの参加を受け付けています。シミュレーションの部では，参加者は演算増幅器を設計し，Spice形式のネットリストを提出します。事前に定められた評価式に従い演算増幅器の性能を点数化し，順位付けします。参加資格は，「大学・高専などの教育機関に所属する修士課程以下の学生であること」です。集積回路設計を志している学生さんが近くにいらっしゃいましたら本メールを転送していただけますようお願いいたします。コンテストはインターネット上のブラウザから作品提出を行うため，簡単な回路シミュレータが使用できれば参加することができます。LTspiceなどの無償シミュレータなどを用いて設計した回路でも参加可能です。コンテストのルールなどの詳細は，コンテストホームページ https://www.ec.ict.e.titech.ac.jp/opamp/2018/index.html をご覧ください。参加は事前に参加登録が必要ですが，参加費などは不要です。まずはお気軽に参加登録をしてください。コンテストホームページには，過去の入賞作品の情報，演算増幅器をシミュレーションで評価する方法など参考となる情報が多数記載されています。ぜひご覧ください。コンテストについて不明な点がございましたらコンテスト事務局　contest ＠ ec.ict.e.titech.ac.jp までお問合せください。多くの皆様のご参加をお待ちしております。