[ect-announce-ja] 演算増幅器設計コンテスト開催のお知らせ
Hiroki Sato
hrs @ vlsi.ee.noda.tus.ac.jp
2008年 8月 21日 (木) 07:59:56 JST
技術者・研究者の皆様
電子回路研究専門委員会幹事補佐を仰せつかっております
東京理科大学の佐藤と申します。
演算増幅器設計コンテスト開催のお知らせを
頂きましたので、下記のとおりご連絡申し上げます。
-----------------------------
各位
演算増幅器設計コンテスト 組織委員長
東京工業大学 高木茂孝
拝啓
時下ますますご清祥のこととお喜び申し上げます。
日頃は大変お世話になっております。
本年も演算増幅器設計コンテストを開催致します。本コンテストは参加者が設計
および試作した演算増幅器の特性を評価し, 参加者の回路設計技術を競うコン
テストです。
本コンテストをきっかけとして学生さんにアナログ回路設計に興味を持っていただ
き、またアナログ回路設計技術のレベルアップにつながれば幸いです。本コンテス
トにおいて審査員の先生方や企業の方々、他の参加者と交流することは、学生さ
んにとって必ずや良い刺激になることと思います。
本年も多くの学生さんのご参加をお待ちしております。本コンテストの周知と共に、
指導教員の皆様のご協力を賜りますよう改めてお願い申し上げます.
敬具
<開催するコンテスト>
・試作の部
参加者が試作したチップの特性を競うコンテスト
・シミュレーションの部
参加者が設計した演算増幅器をシミュレーションにより競うコンテスト
尚、本年度からシュミレーションの部が下記の通りに5部門となりました。
1 スルーレート・消費電流・同相入力範囲・直流利得 部門
2 消費電力・出力抵抗・入力換算雑音・利得帯域幅積 部門
3 位相余裕・占有面積・消費電流・同相除去比・電源電圧 部門
4 電源電圧変動除去比・出力電圧範囲・位相余裕 部門
5 トポロジー 部門
評価内容等は近日中に下記ホームページに掲載します。
http://www.ec.ss.titech.ac.jp/opamp
<日程>
・作品受付期間(試作の部・シュミレーションの部 共に)
9月1日(月)- 10月3日(金)必着
・発表会 日時:11月27日(木)14-17時
場所:東京工業大学ベンチャー・ビジネス・ラボラトリー棟
1階プレゼンテーションルーム
・表彰式 日時:11月27日(木)17時半-19時半
場所:東京工業大学第1食堂
(※会場の最寄り駅は、いずれも大岡山駅となります)
<表彰>
シミュレーションの部、試作の部のおいて最も優秀な成績をおさめた方(若干名)
を最優秀賞として表彰し、米国サンフランシスコにて開催される国際会議ISSCC
にご招待いたします(渡航費用、学会参加費、宿泊費の提供)。
その他にも様々な賞を設けております。各賞の受賞者への副賞として総額35万
円以上の図書カードをご用意しております。
<情報の入手先および問い合わせ>
コンテストの詳細につきましては、コンテストホームページにて随時公開します。
最新情報はホームページにてご確認ください。
http://www.ec.ss.titech.ac.jp/opamp
質問等は
e-mail: contest @ ec.ss.titech.ac.jp コンテスト事務局
までお問い合わせください。
ect-announce-ja メーリングリストの案内